VIA, l’actuel leader du marché des CPU très faibles consommations, lance sa prochaine architecture CJ5 Esther, disponible au premier semestre 2005. Le nom commercial sera C7 pour la version PC de bureau et C7-M pour la version mobile.
Cette annonce tombe à pic après les annonces récentes des géants Intel et AMD, bien décidés à reprendre des parts de marchés dans ce marché en pleine croissance des PC fanless.
Gravé par IBM en 0.09µ + SOI, la consommation du nouveau C7 est annoncée comme très basse, à peine 3.5W à 1 GHz ! (à comparer aux 100W d’un prescott à 3 GHz). Au menu des autres nouveautés, on trouve également un FSB plus rapide pouvant atteindre 800 MHz qui peut laisser penser que VIA pourrait passer à un bus de type Pentium 4 ainsi qu’un cache L2 plus important, à priori 128 Ko, contre 64 Ko pour les processeurs actuels.
Le C5J Esther supportera par ailleurs les instructions SSE2/SSE3 ainsi que la technologie No Execute (NX) déjà supportée par les Athlon 64 et Itanium et qui permettra à Windows XP SP2 d’interdire l’accès de certaines zones mémoires aux virus. L’architecture C5J Esther devrait permettre de dépasser les 2 GHz.
