AMD Technology Analysts Day dans le détail

0
5

Lors du traditionnel “AMD Technology Analysts Day” de jeudi dernier, AMD a présenté quelques informations intéressantes sur ses projets concernant ses usines de production et sa prochaine architecture parfois nommée “K8L”.

Le 45 nm pas avant la mi-2008 :

AMD a confirmé que sa nouvelle usine, la Fab 36, est en cours de transformation pour augmenter sa capacité de production à près de 25 000 wafers / mois (+ 25 %). AMD a prévoit un nouveau centre de test à Dresde et deux autres en Asie, à Singapour et à Suzhou (Chine).

Les processeurs avec un coeur révision G le prochain K8L seront gravés en 65 nm et AMD assure pouvoir passer ses premiers processeurs en 45 nm au milieu de l’année 2008. Pour rappel, Intel est très largement en avance sur AMD puisque le fondeur a déjà présenté des puces gravées 45 nm fonctionnelles et prévoit de vendre en masse des processeurs gravés à 45 nm dès 2007.

AMD Torrenza, co-proc pour Opteron :

AMD a également annoncé qu’il introduira la technologie Torrenza pour sa gamme Opteron. Cette architecture ouverte permet d’accueillir des co-processeurs additionnels directement via l’HyperTransport, ceci afin de réduire les latences puisque l’accès à la mémoire centrale ainsi qu’aux Opteron serait ainsi direct et ne passerait pas par différents intermédiaires tels que le chipset si ils sont sur un bus tel que le PCI Express.

Ce module devrait s’intégrer en venant se loger sur un Socket et peut accéder directement à l’Opteron adjacent ainsi qu’à la mémoire vive. AMD souhaite généraliser cette ouverture de l’HyperTransport à des co-processeurs ce qui devrait offrir de nouvelles possibilités bénéfiques sur certains secteurs spécialisés. L’objectif à plus long terme étant l’intégration de co-processeurs directement sur la puce.

Encore des détails sur le K8L :

On savait déjà que le K8L serait la première architecture quad-core d’AMD, chaque core ayant un cache L2 indépendant, et tous partageant un cache L3 unifié. AMD a révélé que la capacité de ces caches serait de 128 ko de L1, 512 ko de L2 et 2 Mo de L3.

AMD insiste également sur la modularité du K8L qui permet de gérer de manière indépendante  chaque élément composant le processeur. Le DICE (Dynamic Independent Core Engagement), c’est son nom, permet de minimiser la dépense énergétique au maximum en arrêtant complètement le Core inutilisé (plutôt que de se mettre en mode économie).

Le K8L apportera aussi un lien HyperTransport 3 accéléré, les Opterons K8L auront 4 liens HT 16 bits (contre 3 actuellement) qui ouvre la voie à des configurations 16 cores (4 processeurs quad core sur 4 sockets). AMD a également ajouté une capacité supplémentaire au lien HT 3 (nom de code “un-ganging”) qui permet à chaque lien 16 bits de se reconfigurer dynamiquement en mode 8 bits selon les besoins. Ce qui permet les systèmes à 8 sockets et 32 cores au total qui peuvent communiquer avec les autres et leur mémoire associée par un lien à 8 bits (qui peut passer en un lien 16 bits si une partie des 32 coeurs est utilisée).

L’architecture K8L sera également déclinée en dual-core mi-2007. De quoi lutter efficacement, on l’espère, contre le rouleau compresseur Intel.

LAISSER UN COMMENTAIRE